Estructura interna de NAND Flash

En 1965, después de que W. Shockley, W. Brattain y J. Bardeen inventaran el tubo bipolar, Gordon Moore, el cofundador de Intel, descubrió una regla de este tipo: cuando el precio no cambia, la cantidad de energía que se puede alojados en un circuito integrado El número de transistores se duplicará aproximadamente cada año, y el rendimiento también se duplicará. De hecho, la cantidad de transistores en un circuito integrado se duplicará aproximadamente cada 18 meses durante los próximos años. Por ejemplo, en los 18 meses entre Pentium 1.3 y Pentium 4, el número de transistores por unidad de área aumentó de 28 millones a 55 millones.

Hoy en día, la frecuencia de funcionamiento del procesador de una PC de escritorio estándar se calcula en gigahercios, y la información de capacidad que la memoria puede almacenar se calcula en terabytes (TB). Este aumento en la cantidad de transistores por unidad de área se ejemplifica con la memoria, que también pasa a ser un componente clave en los sistemas electrónicos.

La memoria de semiconductores se puede dividir en dos partes principales: RAM (memorias de acceso aleatorio) y ROM (memorias de solo lectura): la RAM desaparecerá después de que se apague la alimentación, mientras que la ROM la mantendrá. Otro tipo de memoria, NVM (Memorias no volátiles), se encuentra entre los dos tipos anteriores. Su contenido se puede modificar y los datos no se perderán después de un corte de energía. Esto es más flexible que la ROM pura, porque el fabricante escribe el contenido de la ROM y el cliente no puede modificarlo.

La historia de las memorias no volátiles comenzó en la década de 1970, y la primera NVM fue EPROM (Memoria de solo lectura programable borrable), desde entonces hasta la década de 1990, NVM se ha convertido gradualmente en uno de los miembros más importantes de la familia de semiconductores, y más atención se ha pagado al desarrollo de nuevas tecnologías para promover el progreso de NVM más que los beneficios económicos resultantes.

Desde la década de 1990, a medida que la memoria de semiconductores entró en productos de terminales digitales como teléfonos móviles, computadoras de mano y cámaras de video, este mercado ha estado en un estado de rápido crecimiento hasta la actualidad.

El método de almacenamiento de memoria flash más popular se basa en una tecnología llamada puerta flotante (FG). Puede consultar el siguiente diagrama transversal. Un tubo MOS se compone de dos puertas superpuestas: la primera está completamente rodeada de óxidos; mientras que el segundo está conectado al exterior. Esta puerta única es equivalente a formar un cinturón de aislamiento electrónico, lo que garantiza que los electrones (datos) en él se puedan retener durante muchos años. El proceso de cargar y descargar esta parte aislada se llama programar y borrar. Debido a la carga y descarga, el potencial Vth dentro de la parte aislada cambiará; este es el principio de funcionamiento de un tubo MOS típico. Cuando aplicamos un voltaje a una celda de memoria, podemos distinguir dos casos: cuando el voltaje que aplicamos es superior a Vth, se reconoce como "1", de lo contrario se reconoce como "0".

Estructura de la celda de memoria NAND

Formación

Las unidades de almacenamiento de la memoria están organizadas en forma de matriz, porque esta organización puede reducir efectivamente el espacio ocupado por la memoria. Puedo notar la diferencia entre NAND y NOR Flash observando la organización de las celdas de memoria. Presentamos NAND ahora, porque NAND es la memoria más utilizada en la actualidad.

En la arquitectura NAND, las celdas de memoria se organizan en serie cada 32 o 64 como se muestra en la Figura 2.2. Dos transistores para selección (los dos pines externos de este transistor son DSL/Mdl [conectado a BL] o SSL/Msl [conectado a SL]) se colocan en ambos extremos de cada cadena de celdas de memoria (32 o 64) para garantizar conexión a la línea fuente (a través de Msl) y bitline (a través de Mdl). Cada cadena de celdas de memoria NAND tiene una línea de bits que se utiliza para conectarse a otras cadenas. Las puertas de control se utilizan para conectar líneas de palabras (WL).

Las páginas lógicas son la parte controlada por la unidad de almacenamiento controlada por la misma línea de palabras. El número de páginas controladas por cada línea de palabras está relacionado con la capacidad de la unidad de almacenamiento. Según el nivel de almacenamiento de la unidad de almacenamiento, la memoria Flash se puede dividir en diferentes categorías: SLC (una unidad de almacenamiento de 1 bit), MLS (una unidad de almacenamiento de 2 bits), 8LC (una unidad de almacenamiento de 3 bits), 16LC (una unidad de almacenamiento de 4 bits) .

Si consideramos el caso de entrelazado de SLC, los números pares e impares forman páginas diferentes respectivamente. Un ejemplo es: una línea de palabras SLC con un tamaño de página de 4 KB (4096 * 8=32768 bits) tiene 65536 ubicaciones de memoria.

Por supuesto, si es MLC, hay 4 páginas y cada serie de celdas de memoria tiene un LSB (bit menos significativo) y un MSB (bit más significativo). Por lo tanto hay:

- Páginas MSB y LSB de líneas de bits pares

- Páginas MSB y LSB de líneas de bits impares

Todas las cadenas de celdas de memoria NAND de la misma línea de palabras se borran juntas al borrar, formando así un bloque (blcok), si se muestran dos bloques en 2.2, se usa el mismo bus, uno El bloque está compuesto por WL0<63:0>y el otro es WL1<63:0>.

La estructura de la celda de memoria de NAND Flash es una matriz. Se requieren circuitos adicionales al leer, escribir y borrar NAND. Dado que cada troquel de NAND debe empaquetarse, se establece uno adecuado en la etapa de diseño. Es importante dimensionar y construir la electrónica circundante. Por ejemplo, la estructura jerárquica de cada dado de NAND Flash es así.

La Figura 2.3 muestra un ejemplo de una jerarquía. La matriz de almacenamiento se puede configurar en varios planos (dos planos en la Figura 2.3), marcados con líneas de palabras en dirección horizontal y líneas de bits en dirección vertical.

El decodificador de filas se encuentra entre los dos planos. Una de las tareas del circuito es sesgar correctamente las líneas de palabras de las cadenas NAND seleccionadas para garantizar un funcionamiento normal. Todas las líneas de bits deben estar conectadas a amplificadores de detección (Sense Amp). Cada amplificador de sentido puede tener una o más líneas de bits, que presentaremos en detalle más adelante en esta sección. El propósito del amplificador de sentido es convertir la corriente en la celda de memoria a una cantidad digital. En el área periférica, se requieren algunos dispositivos para cargar las celdas de memoria, así como dispositivos de administración de voltaje, circuitos lógicos y otros dispositivos. Los PAD se utilizan para comunicarse con dispositivos externos.